變更日期：2023年3月1日

變更項目：

AN2018_Application_Note_ES32F36xx V1.5
1. 增加ADC使用注意事項；
2. 增加IWDT使用注意事項；
3. 增加QSPI使用注意事項；
4. 增加RTC使用注意事項；
5. 增加TSENSE使用注意事項；
6. 增加GPIO使用注意事項；
7. 修改圖4-1，圖4-2，圖4-3；
8. 修訂配置字小節(jié)中的注意事項5；
9. 增加ADC使用注意事項；
10. 最小系統(tǒng)電路中，R1最小阻值由47KΩ修訂為10KΩ；
11. 增加外部時鐘使用說明；
12. 刪除96Mhz相關(guān)信息；
13. 增加USB最小系統(tǒng)電路；
14. 刪除IAP使用說明；
15. 增加ADC偏移誤差和增益誤差注意事項；
16. 刪除FLASH的注意事項2；

AN2041_Application_Note_ES32F3366 V1.2
1. 增加GPIO上電弱高使用說明；
2. 刪除IAP的小節(jié)內(nèi)容；
3. 增加ADC偏移誤差和增益誤差注意事項；
4. 修改最小系統(tǒng)電路注2；
5. 增加FLASH的注意事項4；
6. 刪除UART的注意事項8；
7. 刪除SPI的注意事項6；
8. 刪除FLASH的注意事項2

S32F36xx_Reference_Manual_C V1.5
1. 章節(jié)27中，16-byte FIFO相關(guān)內(nèi)容全部修訂為4-byte FIFO
2. 全文最高頻率96MHz修訂為72MHz
3. 章節(jié)9.5.2.5，PLLOS:PLL輸出時鐘選擇位11修訂為保留

ES32F3366_Reference_Manual_C V1.2
1. 章節(jié)5.5.2.11，F(xiàn)LASH_W位域描述中的65~96MHz修訂為65~72MHz

ES32F365x_Datasheet_C V1.6
1.更新圖5-5和圖5-6的MRST應用電路
2.UART 16 級FIFO修改為4級FIFO
3.最高頻率96MHz修訂為72MHz
4.表格5-5中，VDD上升速率刪除最小值，最大值修訂為25ms/V
5. 2.2.2.1小節(jié)中增加FLASH不支持IAP系統(tǒng)升級

ES32F366x_Datasheet_C V1.6
1.更新圖5-5和圖5-6的MRST應用電路
2.UART 16 級FIFO修改為4級FIFO
3.最高頻率96MHz修訂為72MHz
4.表格5-5中，VDD上升速率刪除最小值，最大值修訂為25ms/V
5. 2.2.2.1小節(jié)中增加FLASH不支持IAP系統(tǒng)升級

ES32F369x_Datasheet_C V1.6
1.更新圖5-5和圖5-6的MRST應用電路
2.UART 16 級FIFO修改為4級FIFO
3.最高頻率96MHz修訂為72MHz
4.表格5-5中，VDD上升速率刪除最小值，最大值修訂為25ms/V
5. 2.2.2.1小節(jié)中增加FLASH不支持IAP系統(tǒng)升級

ES32F3366_Datasheet_C V1.3
1.增加CAN模塊資源
2.表格2-1中，LQFP64型號不支持EBI
3.最高頻率96MHz修訂為72MHz
4.表5-5中，VDD上升速率刪除最小值，最大值修訂為25ms/V
5. 2.2.2.1小節(jié)中增加FLASH不支持IAP系統(tǒng)升級